DRAB-LOCUS: An Area-Efficient AES Architecture for Hardware Accelerator Co-Location on FPGAs Authors: Jacob T. Grycel, Robert J. Walls | Published: 2019-11-11 ハードウェアアクセラレータリソース最適化暗号化技術 2019.11.11 2025.04.03 文献データベース
